期刊簡介

IET 計(jì)算機(jī)與數(shù)字技術(shù)發(fā)表技術(shù)論文，介紹數(shù)字片上系統(tǒng)設(shè)計(jì)和電子及嵌入式系統(tǒng)測試各個(gè)方面的最新研究和開發(fā)工作，包括設(shè)計(jì)自動(dòng)化工具（方法、算法和架構(gòu)）的開發(fā)。特別歡迎基于與 CMOS 技術(shù)縮小相關(guān)的問題的論文。它面向計(jì)算機(jī)和數(shù)字系統(tǒng)設(shè)計(jì)和測試領(lǐng)域的研究人員、工程師和教育工作者。

感興趣的關(guān)鍵主題領(lǐng)域是：

設(shè)計(jì)方法和工具：CAD/EDA 工具、硬件描述語言、高級和架構(gòu)綜合、硬件/軟件協(xié)同設(shè)計(jì)、基于平臺的設(shè)計(jì)、3D 堆疊和電路設(shè)計(jì)、片上系統(tǒng)架構(gòu)和 IP 核、嵌入式系統(tǒng)、邏輯綜合、低功耗設(shè)計(jì)和功率優(yōu)化。

仿真、測試和驗(yàn)證：電氣和時(shí)序仿真、基于仿真的驗(yàn)證、硬件/軟件協(xié)同仿真和驗(yàn)證、混合域技術(shù)建模和仿真、硅后驗(yàn)證、功率分析和估算、互連建模和信號完整性分析、硬件信任和安全性、可測試性設(shè)計(jì)、嵌入式核心測試、片上系統(tǒng)測試、在線測試、自動(dòng)測試生成和延遲測試、低功耗測試、可靠性、故障建模和容錯(cuò)。

處理器和系統(tǒng)架構(gòu)：多核系統(tǒng)、通用和專用處理器、DSP 應(yīng)用的計(jì)算算法、算術(shù)和邏輯單元、高速緩存、內(nèi)存管理、協(xié)處理器和加速器、片上系統(tǒng)和網(wǎng)絡(luò)、嵌入式內(nèi)核、平臺、多處理器、分布式系統(tǒng)、通信協(xié)議和低功耗問題。

可配置計(jì)算：嵌入式內(nèi)核、FPGA、快速原型設(shè)計(jì)、自適應(yīng)計(jì)算、可演化和靜態(tài)和動(dòng)態(tài)可重構(gòu)及可重新編程系統(tǒng)、可重構(gòu)硬件。

針對可變性、功耗和老化的設(shè)計(jì)：針對可變性、功耗和老化感知設(shè)計(jì)、內(nèi)存、FPGA、IP 組件、3D 堆疊、能量收集的設(shè)計(jì)方法。

案例研究：新興應(yīng)用、工業(yè)設(shè)計(jì)中的應(yīng)用以及設(shè)計(jì)框架。

計(jì)算機(jī)與數(shù)字技術(shù)創(chuàng)刊于2007年，由Wiley出版社出版。其研究的主題領(lǐng)域包括但不限于工程技術(shù)-計(jì)算機(jī)：理論方法，是一本在計(jì)算機(jī)科學(xué)領(lǐng)域具有重要影響力的國際期刊。該期刊涵蓋了計(jì)算機(jī)科學(xué)的多個(gè)子領(lǐng)域，旨在全面理解和解決計(jì)算機(jī)科學(xué)問題。

根據(jù)最新的數(shù)據(jù)，計(jì)算機(jī)與數(shù)字技術(shù)的影響因子為1.1，CiteScore為3.5，h-index為40，SJR為0.393，SNIP為0.752，中科院分區(qū)為4區(qū)，這些指標(biāo)均顯示了該期刊在計(jì)算機(jī)科學(xué)領(lǐng)域的優(yōu)秀地位。

該刊以English作為出版語言。對于English非母語的作者，期刊建議使用語言編輯服務(wù)，以確保文稿的語法和拼寫錯(cuò)誤得到糾正，并符合科學(xué)English的標(biāo)準(zhǔn)。如果想實(shí)現(xiàn)快速順利的投稿發(fā)表，建議您聯(lián)系本站的客服團(tuán)隊(duì)，將為您提供專業(yè)的選刊建議，并在整個(gè)投稿過程中提供細(xì)致的指導(dǎo)。